W dniu 8.05.2015 odbyło się IV Seminarium Naukowe „Tomografia procesowa – aplikacje, systemy pomiarowe i algorytmy numeryczne”.

Organizatorzy:

• Net-art R&D
• Lubelski Inkubator Technologii Informatycznych
• Katedra Informatyki WSPA
• Zakład Elektroniki Jądrowej i Medycznej, Instytut Radioelektroniki Politechniki Warszawskiej
• Zaoczne Studium Doktoranckie Instytutu Elektrotechniki w Warszawie

Miejsce:

Zakład Elektroniki Jądrowej i Medycznej, Instytut Radioelektroniki Politechniki Warszawskiej

Agenda:

Referaty:

1. Jacek Kryszyn, Wyniki testów karty analogowej SSHV dla tomografu EVT4

W referacie przedstawiono postępy prac nad elektrycznym tomografem pojemnościowym ETV4. Zaprezentowano elementy związane z prędkością odczytu danych z płyty głównej:

• dane z płyty readout trafiają do FIFO w FPGA na płycie głównej – protokół GTP
• procesor ARM Cortex-A8 (Linux) na płycie głównej odczytuje FIFO jako rejestr – GPMC (General Purpose Memory Controller)
• sterownik Linux odczytując blok danych z FIFO (8192 słowa – tyle, ile wynosi rozmiar FIFO) w pętli sprawdza stan FIFO (czy puste) i odczytuje słowo (jeśli FIFO nie jest puste)
• bardzo wolny odczyt! GPMC w trybie „single-read” dodaje spory narzut na początkowy arbitraż, czy odczytywana będzie pamięć NAND, czy NOR
• odczyt jednego słowa: 540 ns (według konfiguracji odczyt powinien trwać 200 ns; 340 ns dodatkowego narzutu!)
• dodatkowy narzut wynikający z
  • skopiowania bufora danych z przestrzeni jądra (sterownik) do przestrzeni użytkownika (program odczytujący)
  • wywołania kolejnego odczytania danych przez sterownik wynosi 110 μs

2. Damian Wanta, Oprogramowanie wbudowane elektrycznego tomografu pojemnościowego EVT4

Opracowanie oprogramowania wbudowanego dla elektrycznego tomografu pojemnościowego EVT4, które umożliwi zarządzanie parametrami pomiaru bezpośrednio z poziomu aplikacji użytkownika.

Rozproszone oprogramowanie wbudowane urządzenia:

• Płyta główna
  • Linux na procesorze ARM
    • Sterowniki obsługi komunikacji z FPGA (język C)
    • Aplikacja (język C)
      • Komunikacja z FPGA (programowanie trybu pracy, odbiór danych)
      • Serwer – komunikacja z komputerem zewnętrznym (Ethernet, UDP)
    • VHDL w FPGA
  • Read-out
    • Lista połączeń układu FPGA, FIFO (VHDL)
    • Sterowanie pomiarem: klucze analogowe, przetwornik (język asemblera procesora PicoBlaze)
    • Odczyt danych z przetworników i transmisja do karty sterującej

Procesor ARM na płycie głównej, system Linux – sterownik (język C)

• Kontrola procesu pomiaru
• Obsługa komunikacji z komputerem
• Obsługa komunikacji z FPGA na płycie głównej

W FPGA na płycie Read-Out są dwa u-procesory:

• PicoBlaze 1:
  • Sterowanie sekwencją pomiarową i jej parametrami
• PicoBlaze2:
  • Odczyt przetworników
  • Transmisja danych do karty sterującej
• PicoBlaze 3 w FPGA na płycie Read-out
  • programowanie procesorów
    • PicoBlaze 1 odpowiedzialnego za sterowanie pomiarem (VHDL i asembler)
    • PicoBlaze 2 odpowiedzialnego za odczyt i transmisje danych pomiarowych
  • Sterownik i aplikacja do Linux na procesorze ARM – odpowiedzialne za wysyłanie kodów do poszczególnych płyt Read-out
  • Aplikacja komputerowa – do tworzenia nowych kodów maszynowych PicoBlaze umożliwiająca zadawanie parametrów pomiaru bezpośrednio z poziomu aplikacji użytkownika

3. Jakub Szumowski, Wykorzystanie nisko-kosztowego układu do pomiaru pojemności w tomografii

W prezentacji został przedstawiony stan prac nad wykorzystaniem scalonego przetwornika pojemność-cyfra w tomografii pojemnościowej. Autor omówił poszczególne elementy wchodzące w skład projektowanego urządzenia (sonda pomiarowa, przetwornik pojemność-cyfra, multipleksery). Przedstawiono dodatkowo wyniki z pomiarów i konstrukcje sondy.

4. Przemysław Adamkiewicz, Karol Duda, System monitoringu stanu wałów przeciwpowodziowych z wykorzystaniem elektrycznej tomografii impedancyjnej

W referacie podsumowano aktualny stan prac nad system do monitoringu wałów przeciwpowodziowych. Modele numeryczne, rekonstrukcje z zasymulowanych wyników, jak również z rzeczywistych pomiarów dokonanych na laboratoryjnym modelu wału.

5. Tomasz Rymarczyk, Jan Sikora, Systemy sztucznej inteligencji w układach sterowania i tomografii elektrycznej

Implementacja algorytmów inteligencji obliczeniowej w tomografii elektrycznej była celem tej prezentacji. Zostały przedstawione następujące metody:

• Sieci neuronowe
• Sieci Bayesowskie
• Algorytmy genetyczne
• Zbiory rozmyte (logika rozmyta), zbiory przybliżone, logika neuronowo-rozmyta
• Rozwiązania hybrydowe: sztuczne sieci neuronowe, zbiory przybliżone, zbiory rozmyte, algorytmy genetyczne

Metody stochastyczne korzystają z wyznaczonych funkcji celu tylko w testowych punktach badanego obszaru, bez nakładania dodatkowych wymagań na ciągłość i różniczkowalność funkcji. Dodatkowo poszukiwane jest minimum globalne funkcji celu w określonym zbiorze dopuszczalnych wartości zmiennych projektowych. Algorytmy numeryczne dla metod stochastycznych wymagają bardzo dużej liczby obliczeń, a przez to wydłuża się czas konstrukcji obrazu. Zastosowanie sztucznych sieci neuronowych ma na celu uzyskanie oczekiwanego rozwiązania w bardzo krótkim czasie, praktycznie „on-line”. Metoda ta polega na wyborze odpowiedniej sieci neuronowej i zgromadzeniu danych do jej trenowania. Inne podejście rozwiązywania problemu odwrotnego istnieje przy użyciu statystyki Bayesa oraz metod Monte Carlo Łańcuchów Markowa. Sieć bayesowska służy do przedstawiania zależności pomiędzy zdarzeniami bazując na rachunku prawdopodobieństwa.

6. Konrad Niderla, Rozmyty sterownik temperatury

Projekt systemu rozmytego sterownika temperatury oraz pomiary i symulacje zostały przedstawione w tej pracy. Do akwizycji danych wykorzystano kontroler PP500 firmy B&R, modułu odczytu temperatury X20AT4222 oraz modułu sterowania zasilaniem X20 DO9322. Dane rzeczywiste porównano z symulacją wykonaną w programie Simulink, następnie z wykorzystaniem logiki rozmytej stworzono kontroler temperatury.